Состав и параметры микропроцессорного комплекта К589 Исполнитель

Состав и параметры  микропроцессорного комплекта К589

План:

1. Блок микропрограммного управления К589ИК01
2. Центральный процессорный элемент К589ИК02.

 {spoiler=Подробнее}

Состав комплекта. Этот комплект отличается от аналогичных комплектов, разработанных до и после него, наиболее полным набором вспомогательных БИС, которые часто используются также и с центральными процессорными элементами других комплектов, и доступностью широкому кругу разработчиков.

В состав комплекта входят десять БИС [681, назначение и основные параметры которых приведены в табл. 4.1.

1.Блок микропрограммного управления К589ИК01.

Это одна из основных БИС комплекта, которая предназначена для управления последовательностью выполнения микрокоманд и тремя триггерами — хранителями признаков, вырабатываемых центральным процессорным элементом (ЦПЭ) и используемых для организации условных переходов. Графическое обозначение блока микропрограммного управления (БМУ) приведено на рис. 4.1, а в табл. 4.2 — назначение выводов. Функциональная схема приведена на рис. 4.2. БМУ состоит из комбинационной логической схемы определения следующего адреса микрокоманды, четырехразрядного ре­гистра команд, девятиразрядного регистра адреса микропрограммной памяти, двух буферов адреса, обеспечивающих отключение адресных шин, и трех триггеров хранителей признаков [311.

Логическая схема определения следующего адреса обеспечивает выполнение четырех микроопераций безусловного и семи условных переходов и восьми микроопераций приема хранения и выдачи признаков. Большое число микроопераций перехода позволяет строить микропрограммы, более полно отвечающие особенностям конкретных устройств обработки информации. Для реализации функций БМУ каждая микрокоманда содержит разряды, выходы которых подключаются к входам управления адреса У А. Массив адресов микропрограммной памяти имеет страничную структуру, состоящую из 16 колонок и 32 строк. Адрес микрокоманды состоит из адреса колонки (четыре младших разряда) и адреса строки (пять старших разрядов), т. е. всего 512 адресов микрокоманд.

Кроме логической схемы определения очередного адреса микрокоманды, управляемой кодами операций, поступающими по магистрали управления адресом У А, в состав БМУ входят регистр адреса микрокоманды и схемы, управляемые по магистрали управления флажками УФ и обеспечивающие запись, хранение и выдачу информации о признаках. Код команды, по которому из памяти микрокоманд вызывается соответствующая микропрограмма, поступает по магистрали команд /С, причем первые четыре разряда команды записываются в регистре команд РК. Информация о признаках поступает по входу триггера Ф, а извлекается по выходу ФВ. Схема записи, хранения и выдачи информации о признаках состоит из триггера Ф и двух флажковых триггеров С и Z

После прихода фронта импульса синхронизации на магистрали управления адресом устанавливается код микрооперации перехода, поступающий из памяти микрокоманд. Логическая схема определения следующего адреса микрокоманды вырабатывает новый код адреса. Этот код с приходом спада импульса синхронизации загружается в регистр адреса микрокоманды, если на входе загрузки адреса микрокоманды ЗМ установлен логический нуль. Если этого нуля нет, а есть единица, то в регистр адреса микрокоманд загружается код, установленный на магистрали команды К. Информация со входов КО—КЗ загружается в регистр адреса микрокоманды с 4-го по 7-й разряд, а со входов К4—К7 — в разряды 1, 2, 3. В 8-й разряд записывается нуль. Если в результате работы схемы определения очередного адреса будет установлен адрес, являющийся элементом матрицы и находящийся на пересечении нулевой строки и пятнадцатой колонки, то на выход строба разрешения прерывания СРП выдается импульс, разрешающий прерывание.

Аналогично происходит запись информации о признаках во флажковые триггеры. При установке на входе синхронизации логического нуля информация записывается в триггер Ф. По приходу спада импульса синхронизации в соответствии с кодом микроопераций, поступающим на входы УФО—УФ/, происходит перезапись содержимого триггера Ф в триггеры С и Z. Управление выдачей содержимого этих триггеров определяется кодом опера­ции, подаваемым на входы УФ2—УФЗ.

Выводы МАО—МА8 и Ф5, определяющие выходную информацию, могут быть установлены (разомкнуты) в состояние высокого выходного сопротивления сигналами, подаваемыми на выводы ОС -и PC.  Это позволяет задавать адрес очередной микрокоманды от внешних устройств.

Обычно в технических описаниях все микрооперации микросхемы К589ИК01 представлены в виде трех таблиц: в первой приводят микрооперации переходов (название, код на шине УА и код на шине МА} во второй и третьей — микрооперации записи признаков и их выдачи в виде кодов на шинах УФА УФО и УФ2, УФЗ соответственно [311.

2. Центральный процессорный элемент К589ИК02.

Он обеспечивает выполнение логических арифметических и сдвиговых операций. На рис. 4.3 приведена его структурная схема, а в табл. 4.3 — назначение выводов.

В состав ЦПЭ входят одиннадцать регистров общего назначения RO—R9, Т накапливающий регистр-аккумулятор АС регистр адреса RA арифметико-логическое устройство АЛУ со схемой ускоренного переноса, дешифратором команд и двумя мультиплексорами. Двухразрядные операнды могут поступать по двум входным шинам M и B и выдаваться по шинам A и D.

Основой ЦПЭ является АЛУ. выполняющее арифметические и логические операции, а также операции сдвига и пересылки. В АЛУ вырабатываются сигналы, сообщающие о переносе при сложении и о «выпадении» разрядов при сдвиге Кроме операндов

в АЛУ подаются сигналы переноса и выпадающие» разряды из процессорных элементов, работающих параллельно при структурном наращивании разрядности, или эти же сигналы из блока микропрограммного управления.

Регистры (RO—R9, Т) сверхоперативного запоминающего устройства (СОЗУ) двухразрядные, их содержимое может передаваться через первый мультиплексор в АЛУ. Запись в регистры СОЗУ осуществляется в соответствии с кодом выполняемых микроопераций.

Операции, выполняемые ЦПЭ, определяются кодом микроопераций, подаваемым на шины FO—F6. Код каждой микрооперации состоит из двух частей — регистровой группы (четыре младших разряда) и функциональной группы (три старших разряда). Функциональная группа определяет один из восьми возможных наборов операций, а регистровая группа указывает конкретную микрооперацию в наборе и регистр СОЗУ, где находится операнд.

Код регистровой группы разделен на три части: к первой регистровой группе относятся регистры RO—R9, Т и АС, ко второй и третьей — регистры Т и АС вместе. Это означает, что во всех восьми наборах микроопераций только микрооперации первой регистровой группы выполняют действия с операндами из любых регистров СОЗУ, ЦПЭ и регистра Л С. А в микрооперациях второй и третьей регистровых групп могут использоваться операнды только из регистров Т и АС. Число микроопераций, выполняемых ЦПЭ, значительно увеличено за счет маскируемых шин К0-К1.

Работа ЦПЭ во времени протекает следующим образом. После прихода положительного   фронта   ^А   импульса   синхронизации    на   входах   FO—F6

устанавливается код микрооперации. Далее через первый и второй мультиплексоры Q в АЛУ подаются операнды или 5 с информационных входных шин М и 5, или из регистров СОЗУ, или аккумулятора А С. После пре- z образования в АЛУ, с учетом сигналов переноса или сдвига по приходу спада импульса синхронизации, результат отсылается в заданный кодом операции регистр. После этого содержимое регистра адреса РА и аккумулятора АС может быть выдано на выходные шины A и D.

Следует заметить, что выходы шины данных, переноса и сдвига могут быть установлены в состояние большого выходного сопротивления, т. е. отключены. Этот позволяет осуществить организацию вычислителя с общей шиной.

Контрольные вопросы:

1. Состав МПК серии К589?

2.  Архитектура блока микропрограммного управления К589ИК01?

3.  Модульный принцип центрального процессорного элемента К589ИК02?

{/spoilers}